Frequently Asked Question

もし日本語字幕が自動で表示されない場合はブラウザのシークレットモードをお試しください。

キーワードの検索は "Ctrl + F" でブラウザの検索機能をご使用ください

ビデオのタイムスタンプに直接飛べるリンクが必要な場合 このガイドに従ってください

このビデオはお役に立てたでしょうか？HIL Academyの無料のHIL Specialistコースを受講してさらに理解を深めてみませんか？

もしこのビデオをあなたの母国語への翻訳するのに協力してくださる場合、我々までご連絡 ください

TRANSCRIPT

00:00:02

前のレッスンではコンパイラの警告と

00:00:03

core couplingの方向について簡単に触れました

00:00:06

このレッスンではトポロジの競合について説明します

00:00:11

これは電気モデルのディジェネレーションコンポーネンツが意図的に無効化

00:00:13

されることに起因する

00:00:14

コンパイラの警告および ideal transformercore couplingsの配置方向

00:00:18

パラメータ化に関連するパーティションの問題を完全に理解するために

00:00:21

重要です

00:00:22

ではトポロジの競合とは何でしょうか

00:00:23

トポロジーの競合は理想的な電気回路内の要素の特定の組み合わせが

00:00:24

原因で発生する一連のモデリングの問題であり

00:00:27

予期しないまたは不正確なシミュレーション結果を引き起こす可能性があります

00:00:32

発生する可能性のあるすべてのトポロジの競合の概要から始め

00:00:38

ましょう

00:00:39

トポロジの競合には主に2つのタイプがあります

00:00:42

状態のディジェネレーションと電源のディジェネレーションです

00:00:44

状態のディジェネレーションについて詳しく見ていきましょう

00:00:50

状態のディジェネレーションは電圧源が キャパシタと並列に接続

00:00:53

されているか

00:00:54

電流源がインダクタと直列に接続されている場合に発生するトポロジ

00:00:57

の競合です

00:00:59

最初のケースではキャパシタがディジェネレーションします

00:01:03

つまり回路は キャパシタが接続されていない場合とまったく同じ

00:01:09

ように動作します

00:01:10

2番目のケースのインダクタにも同じことが起こります

00:01:15

これらのディジェネレーションのいくつかがモデルで発生した場合

00:01:20

に何が起こるかを見てみましょう

00:01:24

それでは電圧源と並列にキャパシタを追加しましょう

00:01:35

このモデルをコンパイルすると

00:01:43

bad voltage loop consisting of vs1 and c1detected. capacitor c1 is degenerated.不正な

00:02:07

電圧ループが検出されそのキャパシタを無視します

00:02:09

という警告が表示されます

00:02:10

基本的にはこの警告はキャパシタが回路に

00:02:13

影響を与えないことを通知しています

00:02:17

このエラーは前のレッスンでも説明しました

00:02:23

ただしこの警告は従来の不正な電圧ループ 警告とは少し異なる

00:02:31

ため別の方法で処理する必要があります

00:02:33

これはエラーメッセージにはこの現象が発生する

00:02:36

特定のスイッチの配置しか書かれていないのに

00:02:40

スイッチの組み合わせに関係なくモデルの

00:02:43

ディジェネレーションが残ってしまうためです

00:02:45

したがってこれらの無視を認識し警告理由を知ることが重要です

00:02:55

この問題を修正する方法についてはすでに理解しているかもしれ

00:02:59

ません

00:03:00

スナバを追加して 回路を変更するだけで この問題は修正されます

00:03:01

スナバはシミュレーションの安定性を高めるために使用される要素

00:03:02

です

00:03:03

これらはモデル分割化のための重要な要素でもあるため

00:03:04

モデル分割化を扱う次のレッスンでさらに詳しく調べます

00:03:05

この場合スナバ素子は電圧源には直列

00:03:08

電流源には並列に追加する必要があります

00:03:09

次にトポロジカルな競合である電源のディジェネレーションについて

00:03:12

説明します

00:03:13

電源 のディジェネレーションには独立した電源が直接ディジェネレーション

00:03:17

される場合と

00:03:18

独立したゼロ電源が直接ディジェネレーションされる場合の

00:03:19

2つのタイプがあります

00:03:20

まず独立した電源の直接的なディジェネレーションについて説明します

00:03:22

独立した電源のディジェネレーションは複数の電圧源が並列にある場合

00:03:33

または複数の電流源が直列にある場合に発生します

00:03:37

これらのディジェネレーションはコンパイル中にエラーを引き

00:03:41

起こしませんが代わりにコンパイルプロセスを

00:03:49

完全に停止します

00:03:56

これを例で見てみましょう

00:04:10

既存の電圧源と並列に電圧源を追加します

00:04:26

コンパイルするとbad independent voltagesource loop という

00:04:32

コンパイルを完全に停止するエラーが発生するため

00:04:39

余分な電源を削除するか間に受動素子要素を含める必要があります

00:04:47

2番目の電源ディジェネレーションのケースを見てみましょう

00:04:52

2番目のケースは独立したゼロ電源の直接ディジェネレーションです

00:04:58

この場合ゼロ電源とはオープンスイッチとクローズドスイッチ

00:05:02

です

00:05:03

これらのトポロジーの競合は電圧源と並列に閉じたスイッチがある

00:05:10

場合または開いたスイッチが電流源

00:05:13

と直列になっている場合に発生します

00:05:16

これが発生するとスイッチはディジェネレーションします

00:05:20

つまりスイッチと電圧源が並列に接続されている場合

00:05:21

どの制御信号を受信してもスイッチは常に開いています

00:05:27

さらに電流源の直列のスイッチは 制御信号に関係なく常に閉じ

00:05:47

られます

00:05:51

これはスイッチを電圧源と並列すること及びスイッチを電流源

00:06:08

に直列することは回路にまったく影響を与えない

00:06:14

ことを意味します

00:06:15

これがコンパイルプロセスにどのように影響するかを見てみます

00:06:17

モデルの電圧源に並列にスイッチを追加します

00:06:18

このモデルをコンパイルすると追加したスイッチが欠落している

00:06:19

ことを警告するbad voltage loop ---s2 is degeneratedという

00:06:20

エラーが表示されます

00:06:21

今回も特定のコンバータ配置を指摘する警告を受けましたが

00:06:23

この種のディジェネレーションはコンバータの配列とは無関係

00:06:25

なので

00:06:26

コンパイラが警告したこの1つのスイッチ配列の特殊なケースだけで

00:06:29

なく一般的なトポロジを修正する必要があります

00:06:31

ただしコンパイラはこのモデルのロードを停止しません

00:06:36

シミュレーション中にこれらのスイッチを無視するだけです

00:06:40

これらの問題はスナバを追加することで

00:06:41

より正確には電圧源に直列または電流源に並列に

00:06:44

スナバを追加することで解決することができます

00:06:48

スナバについてはレッスン3.3のモデル分割化の中で

00:06:51

ideal transformer core couplings内のスナバパラメータ化の問題を扱う

00:06:57

ことで詳しく説明します

00:06:58

このレッスンではあらゆるタイプのトポロジ競合について説明しました

00:07:01

それらについて詳しく知りたい場合はmaterialsの

00:07:03

ドキュメントリンクを参照してください

00:07:04

ありがとうございました